吉田晴彦

第 7 | 同

> CMOS アナログIC PWM01 の回路設計(3) 電圧レギュレータの設計





PWM01の回路設計の3回目として、電圧レギュレータ回路 (VB1 = 4V)を設計します、あと3回でCMOSアナログIC PWM01の設計は完了です。 (編集部)

● 電圧レギュレータ(VB1)の設計

図1は負荷電流能力 I_{REG1} 1mAの定電圧レギュレータ 回路(VB1 = 4V)です.ICの内部では,発振器などへの電 源供給や基準電圧源として使用します.入力電圧V+=5V で,出力電圧VB1 = 4V,出力電流 I_{REG1} 1mA の特性が 要求されるので, PMOS トランジスタ(M6)のソース接地 回路を出力に用いた低飽和型(LDO:Low Drop-out)レ ギュレータの回路構成とします.

基準電圧は,基準電圧源で生成したREF1V0 = 1V を使 用します.また,過負荷や負荷短絡時にICを保護するため

差動部 過電流保護回路 出力部 (=5V)**⊣**[мв M6 VB1(= 4V) $\stackrel{\downarrow}{\geqslant}$ R2 $\stackrel{\rightleftharpoons}{\geqslant}$ R = 300k REF1V0(= 1V) - M1 M2] ⊦ IREF_VB1 M7 7 R1 ≶ Rs R=100k

図1 電圧レギュレータ(VB1)の回路構成

出力電圧 4V で過電流保護回路を内蔵した低飽和型レギュレータ.

の出力電流を制限する過電流保護回路を内蔵します.

● 出力部: M6の検討

電圧レギュレータの負荷電流能力はV+=5Vにおいて I_{REG1} 1mA の仕様になっています.この仕様は外部負荷 に電源供給することを前提にした電流値です.外部負荷以 外にIC内部の負荷として電圧レギュレータ(VB1)を電源供 給源とする発振器や電圧レギュレータ(VB2)の回路ブロッ クがあります. それらに供給する電流(最大で0.5mA程度) も考慮すると、出力部のPMOSトランジスタM6は外部負 荷電流と内部負荷電流から, I₆ 1.5mA の電流能力が必要 になります、ここでは素子ばらつきや温度変動なども考慮 し, I_6 3.0mA となる M6のトランジスタ・サイズ W_6/L_6 を検討します.

まず,入力段 M1, M2 に使用する素子の種類について考 えます. 22において, M5が飽和領域で動作するために は、 V_{DS5} V_{DS5} V_{DS5} ですから、 V_{REF1V0} - V_{GS1} V_{DS5} より、 V_{REF1V0} = 1V , $V_{IX \text{ sat }}$ = 0.15V とすると V_{GS1} 0.85V とな ります.このことから M1と M2にはしきい値電圧の低い 素子が必要となるので, イニシャル V_T 型(V_{TNI} = 0.35V)の トランジスタを使用します.

次に,P点電位 V_P について考えます. V_P は, V_P = $V_{REF\,1V0}$ - V_{GS1} + V_{DS1} と表せます.M1が飽和領域で動作 できる最小のドレイン-ソース間電圧を $V_{DS1} = V_{GS1} - V_{TN1}$ とすると,

$$V_P = V_{REF1V0} - V_{GS1} + V_{DS1}$$

= $V_{REF1V0} - V_{GS1} + V_{GS1} - V_{TNI}$

KeyWord

電圧レギュレータ,低飽和型レギュレータ,基準電圧,ロード・レギュレーション,位相補償,トリミング調整, 過電流保護

 $= 1 - V_{TNI}$

と表せます.

これらを踏まえて, M6の動作点について考えます. M6 のソース-ゲート間に加えることのできる最大の電圧 V_{SGG} は, V^+ = 4.7Vで, NMOSをしきい値低め V_{TNI-L} = 0.2V, PMOSをしきい値高め | V_{TPE-H} | = 1V としたワースト条 件において、

$$V_{SG6} = V^+ - V_P$$

= $V^+ - (1 - V_{TNI})$
= 4.7 - 1 + 0.2
= 3.9V

となります.また,ソース-ドレイン間電圧 V_{SD6} は,

$$V_{SD6}$$
 = V + - VB 1 = 4.7 - 4 = 0.7 V なので,

 V_{SG6} - | V_{TPE} | = 3.9 - 1 = 2.9V > V_{SD6} = 0.7V となり, M6は非飽和領域で動作しています.従って,

$$I_{6} = \mu_{PE} C_{ox} \frac{W_{6}}{L_{6}} \left\{ V_{SG6} - \left| V_{TPE} \right| \mathcal{Y}_{SD6} - \frac{V_{2SD6}^{2}}{2} \right\}$$

の関係式が成り立つので, I_6 3mAより,

$$I_6 = \mu_{PE} C_{ox} \frac{W_6}{L_6} \left\{ V_{SG6} - \left| V_{TPE} \right| \right\}_{SD6} - \frac{V_{SD6}^2}{2} \right\} \quad 3 \times 10^{-3}$$


$$\therefore \frac{W_6}{L_6} \quad \frac{3 \times 10^{-3}}{\mu_{PE} C_{ox} \left\{ V_{SG6} - \left| V_{TPE} \right| Y_{SD6} - \frac{V_{SD6}^2}{2} \right\}} \quad \dots \dots (1)$$

が導かれ, I_6 3mAとするためには,M6のトランジス タ・サイズが条件式(1)を満たす必要があります.

● ロード・レギュレーションの改善

ロード・レギュレーションとは,負荷電流に対する出力 電圧の変動幅のことです.PWM01では負荷電流 IREG1が 0mA ~ 1mA の範囲で変化したときの出力電圧VB1 の変動 幅と規定しています、レギュレータの出力インピーダンス (=出力電圧の変動量/出力電流の変動量)はゼロが理想な ので、ロード・レギュレーションが小さければ小さいほど レギュレータとしての性能が良いことになります.

図3において,負荷電流 I_{REG1} が変化したときの動作を考 えます . I_{REG1} が変化すると M6 のソース-ゲート間電圧 V_{SG6} が変わるので、P点の電位が負荷電流により変化すること になります.P点の電圧変動はカレント・ミラーを構成し ている M3のソース-ドレイン間電圧 Vsp3 の変動となりま す.チャネル長変調の影響でM3とM4の電流比がずれ,オ フセット電圧が生じ,出力電圧が変動するため,ロード・






図2

負荷電流能力の検討

負荷電流能力 /6 3mA となるトランジスタ M6のトランジスタ・サイズを検討する.ま た, V_{GS1} 0.85Vなので,M1,M2にはし きい値電圧の低いイニシャルV_T型のトラン ジスタを使用する。

ロード・レギュレーションの悪化

負荷電流 I_{REG1} を可変すると M3 の V_{SD} が変 動する.チャネル長変調の影響でM3とM4 の電流比がずれ,オフセット電圧が生じるた め、ロード・レギュレーションが悪化する。

レギュレーションが悪化します、そこで、ロード・レギュ レーションの改善のために,以下の対策を行います(図4).

(1)カレント・ミラーM3, M4のゲート長Lを大きくする

カレント・ミラーを構成している M3と M4のゲート長L を大きくすることで、チャネル長変調の影響を小さくしま す.ただし,ゲート長Lを大きくすると,M3の出力抵抗 が大きくなり、P点におけるポールが低域に移動、AC特 性が悪化するため注意が必要です.

ここでは、 $M3 \ge M4 のトランジスタ・サイズを<math>W_3/L_3 =$ $W_4/L_4 = (12 \mu m/5 \mu m) \times 2 とします$.

(2)出力部 M6 の Vscs の変動幅を小さくする

 V_{SGG} の変動を小さくするために,M6のバイアス電流と トランジスタ・サイズを最適化します.


出力が無負荷のとき, M6のドレイン電流は出力帰還抵 抗に流れる 10 µ A のみです. 負荷電流 I_{REG1} が 0~1m A 変 化すると, I6は10µAから1mAの変化となり, 図5(a)の

ように, V_{SG6} の変化分が大きくなります. そこで, M6に 定常的にアイドリング電流を流すことにより, M6の動作 点を gm_6 (= I_6 / V_{SG6})の大きなポイントにずらし,負 荷電流 I_{REG1} の変動による V_{SG6} の変動を小さくします.こ こでは,出力とGND間に抵抗 R_0 = 10k を接続し,定常 的に400 µ A のアイドリング電流を M6 に流しておきます.

また,図5(b)のように,M6のトランジスタ・サイズ W_6/L_6 を大きくすることで gm_6 を大きくし,出力電流 I_6 の 変化による V_{SG6} の変化量を小さく、P点の電位変動を小さ くします.ここでは,M6のトランジスタ・サイズの条件 式(1)も考慮し、 $W_{\rm s}/L_{\rm s}$ = (30 µ m/1.6 µ m) x 20 とします.

● 位相補償

一般的に電圧レギュレータ回路は,瞬間的な負荷変動に 対してレギュレータ回路の性能だけでは素早く応答できな いので,外付けの負荷容量 C_L を必要とします.そのため,



义 4 ロード・レギュレーションの改善

M3. M4 のゲート長 L と M6 のゲート幅 W を大 きく, またM6に定常的にアイドリング電流を 流すことでロード・レギュレーションを改善 する.





図 5 ロード・レギュレーションの改善のため のトランジスタ・サイズの最適化

(a)動作点の移動 M6 に定常的にアイドリング電流を流し動 作点をgm6の大きなポイントにずらしVsG6 の変動を小さくする.



(b) トランジスタ・サイズの調整 M6のトランジスタ・サイズを大きくする ことでgm6を大きくしVSG6の変動を小さ くする。




図6 電圧レギュレータ(VB1)の位相補償 位相補償は負荷容量 C」とその ESR で発生 するポールを含む回路全体で考える必要が

ある。

位相補償は負荷容量 C_L とそのESR(等価直列抵抗)を含む 回路全体で考えます.ここでは,外付けの負荷容量の条件 $\delta C_L = 1 \mu F$ とします.

図6の回路における主なポール^{注1}とゼロ^{注2}は,簡単に 表すと以下の式のようになります.

P点ポール:
$$|\omega_{P_{-}P}| = \frac{1}{C_{P}(r_{O1}//r_{O3})}$$

出力端子ポール:
$$\left|\omega_{P_{-}VB1}\right| = \frac{1}{C_{I}(R_{I} /\!\!/ R_{O})}$$

位相補償回路ポール:
$$\left|\omega_{P_{-}F}\right| = \frac{1}{C_{E}(R1/\!\!/R2)}$$

位相補償回路ゼロ:
$$\left|\omega_{Z_{-}F}\right| = \frac{1}{C_{F}R^{2}}$$

出力端子ゼロ:
$$\left|\omega_{Z_ESR}\right| = rac{1}{C_L R_{ESR}}$$

ただし,
$$C_P\cong C_{GS6}+\left\{1+gm_6(R_L\ /\!/R_O)
ight\}C_{GD6}$$
 $r_{O1},r_{O3}\colon$ M1,M3の出力抵抗

これらのポールとゼロの配置を調整して,安定な特性が 得られるように定数を決定します. 定数の最適化を行った 回路を図7(a)に示します.この回路のループ伝達特性か ら,発振に対する余裕度を調べるために,図7(b)に示す ように帰還回路の一部を点Rで切断します.VB1と同電位 の DC バイアス電圧と AC 信号源を接続して,この端子よ リAC信号を入力します.その際の出力電圧VB1のループ 利得と位相の伝達特性のシミュレーション結果を図8に示 します.

点Rで回路の一部を切断することにより,M6のドレイ ン電流が若干変化するため、その代わりとして抵抗 Rpt と R_{D2} を接続しています.検証条件は,電源電圧 $V^+ = 5V$, 出力端子の外付け負荷容量 C_L = 1 μ F , R_{ESR} = 10 m ~ 10 , および負荷電流 $I_{REG1} = 0 \sim 1$ mA としています.

● 出力電圧のトリミング

出力電圧VB1は, VB1 = 4V ± 2%の出力電圧精度が要 求されます.入力オフセット電圧や出力帰還抵抗の相対精 度が原因となり出力電圧がばらつくので、トリミング回路 が必要になります、PWM01では、トリミング回路は調整 の容易さやトリミング精度も考慮し、図9のような出力帰 還抵抗の抵抗値を調整する回路を採用します.

(1)トリミング精度

出力電圧VB1は4V±2%(±80mV)の出力電圧精度が 必要となります. PWM01 ではパッケージングによる変動 量などを考慮し,ウェハ状態で4V±1%(±40mV)以内 に収まるようにします.ここで, V_{R1} = 1V なのでR1 = 100k (20k × 5)とすると,最小ビット抵抗rは4k 以 下にする必要があります.相対精度を上げるために同一の 抵抗でレイアウト設計をすることを考慮し,最小ビット抵 抗をr = 2.5k (20k /8)とします.


(2)トリミング調整範囲

出力電圧のばらつき幅によって,必要なトリミング幅が 変わります.ここでは,入力オフセット電圧が最大で ± 40mV として, トリミング幅を考えます.

まず、ヒューズ素子を切る前の初期状態を考えます、こ のトリミング回路は電圧を上げる調整しかできないので、

注1: ポール(Pole)とは,有理関数の分母の多項式の値を0にするsの値 で,ポール角周波数 Pから利得は - 20dB/decの傾きで減少し,位 相は Pで-45°となる.

注2:ゼロ(Zero)とは,有理関数の分子の多項式の値を0にするsの値で, ゼロ角周波数 zから利得は + 20dB/decの傾きで増加し,位相は $_Z>0$ のとき $_Z$ で - 45°, $_Z<0$ のとき $_Z$ で + 45°となる.



(a) 電圧レギュレータ(VB1)の回路 ポールとゼロの配置を最適化した回路.




図7 定数の最適化

(b)ループ伝達特性の検証回路 帰還回路の一部を点Rで切断しAC信号源を接続することに より,ループ伝達特性のシミュレーションを行う.





図8 ループ伝達特性

 V^+ = 5V, C_L = 1 μ F, R_{ESR} = 10m \sim 10 , I_{REG1} = 0 \sim 1mA 時のループ伝達特性のシミュレーション結果 .



叉 9 出力電圧 VB1 のトリミング

PWM01では,トリミングの容易さや 精度を考慮し,出力帰還抵抗の抵抗値 を調整するトリミング方法とする.

初期状態においてVB1が4Vを超えてはいけません、従っ て, V_{REF1V0} に対して + 40mV の入力オフセット電圧があっ たときに,初期状態でVB1 4Vとなる抵抗R2を設定しま す. **図**9(b)において,

$$\frac{R1+R2+Rtr}{R1}\times V_{R1}\leq 4$$

が成り立ちます.ここでR1 = 100k , 初期状態のトリミ ング抵抗Rtr 0, V_{RI} = 1 + 0.04 = 1.04V より,

$$\frac{100 \times 10^3 + R_2}{100 \times 10^3} \times 1.04 \le 4$$

$$R2 \quad 284 \,\mathrm{k}$$

となります.さらに,抵抗の相対誤差が±2%と考えると R2 278k となるので,基本抵抗を20k としR2 = 270k (20k ×13+20k /2)に設定します.

これまではヒューズ素子を切る前の状態を考えましたが、 今度は逆にヒューズ素子をすべて切った状態を考えます. この場合は,最大のRtrにおいてVB1は4Vに達する必要が あります . V_{REF1V0} に対して - 40mV の入力オフセット電圧 があったときに,ヒューズ素子をすべて切って,VB1 4V となる抵抗Rtrを設定します.

図9(b)において,

$$\frac{R1+R2+Rtr}{R1}\times V_{R1} \quad 4$$

が成り立つので, R1 = 100k , トリミング抵抗R2 = 270k , V_{RI} = 1 - 0.04 = 0.96V より ,

$$\frac{100 \times 10^{3} + 270 \times 10^{3} + Rtr}{100 \times 10^{3}} \times 0.96 \quad 4$$

$$Rtr \quad 47k$$

となります、従って、ヒューズ素子をすべて切ったときの 最大の抵抗Rtr は , (1)で求めた最小ビット抵抗r=2.5k(20k /8)より,ビット数を5ビットとすると,

$$Rtr = (r + 2r + 2^2r + 2^3r + 2^4r) = 77.5k$$


となります. Rtr 47k の条件を満足するので,ここでは トリミング調整範囲を5ビットとします、トリミング回路 は図10,トリミング・テーブルは表1のようになり, VB1 = 4V ± 12.5mV(± 0.31%)に調整できます.

過電流保護

出力短絡や過負荷により出力トランジスタに過大電流が 流れて、ICや外部回路を破壊する可能性があります. PWM01 のレギュレータ回路では,図11 に示すような過電 流保護回路を内蔵して出力電流を制限します.

動作原理を説明します.負荷電流 IREG1 が増えると,出 力段 M6 の電流 Is も増加します、このとき、M6 とカレン ト・ミラーを構成している M8($W_8/L_8 = 8\mu m/1.6\mu m$)に も, $I_8 = I_6/75$ の電流が流れるので, I_8 が大きくなると M7 がON します.これにより M4 および M3 も電流が増え, P 点の電位が上昇し出力電流16を抑える方向に帰還が働きま す. 最終的にはM3の電流がI5と等しくなるようにP点の 電位に帰還がかかり、その結果M6の V_{SG6} が一定電位に保 たれ,出力電流 I_6 が制限されます.

次に,過電流保護(短絡)電流 I_{LMT} について考えます. M7 に流れる電流 I_7 が M4 を介して M3 に流れ , その値が I_5 と等しくなったときのM7のゲート-ソース間電圧をVonと します . M7 について ,






図11 過電流保護回路

PWM01では,出力短絡や過負荷時に過大電流が流れないよ うに過電流保護回路を内蔵し,出力電流を制限する.

表1 トリミング・テーブル

図10

回路

トリミング

4V±1%の電

圧精度を実現

するためのト

リミング回路.

VB1の初期値に対し,どのヒューズ素子を切断すれば4V±1%に調整できるかを示すトリミング・テーブル. VB1 設定(4V)

測定値[V]	FUSE5	FUSE4	FUSE3	FUSE2	FUSE1
- 3.987					
3.961 - 3.987					×
3.936 - 3.961				×	
3.910 - 3.936				×	×
3.884 - 3.910			×		
3.859 - 3.884			×		×
3.835 - 3.859			×	×	
3.810 - 3.835			×	×	×
3.785 - 3.810		×			
3.761 - 3.785		×			×
3.738 - 3.761		×		×	
3.715 - 3.738		×		×	×
3.692 - 3.715		×	×		
3.669 - 3.692		×	×		×
3.647 - 3.669		×	×	×	
3.624 - 3.647		×	×	×	×

測定値[V]	FUSE5	FUSE4	FUSE3	FUSE2	FUSE1
3.601 - 3.624	×				
3.580 - 3.601	×				×
3.559 - 3.580	×			×	
3.538 - 3.559	×			×	×
3.517 - 3.538	×		×		
3.496 - 3.517	×		×		×
3.476 - 3.496	×		×	×	
3.456 - 3.476	×		×	×	×
3.435 - 3.456	×	×			
3.416 - 3.435	×	×			×
3.397 - 3.416	×	×		×	
3.377 - 3.397	×	×		×	×
3.358 - 3.377	×	×	×		
3.340 - 3.358	×	×	×		×
3.321 - 3.340	×	×	×	×	
- 3.321	×	×	×	×	×

x:FUSE カット

$$I_5 = I_7 = \frac{1}{2} \mu_{nE} C_{ox} \frac{W_7}{L_7} (V_{ON} - V_{TNE})^2$$

が成り立つので,次式となります.

$$V_{ON} = V_{TNE} + \sqrt{\frac{2I_5}{\mu_{nE}C_{ox}\frac{W_7}{L_7}}}$$

ここで, M7をエンハンスメント型でトランジスタ・サイ ズを $W_7/L_7 = 12 \mu \,\mathrm{m}/6 \mu \,\mathrm{m}$ とすると V_{ON} 1Vとなります. また, PWM01で使用するパッケージ(DMP-24)の最大許 容損失は P_D = 700mW , 最大動作電圧は V^+ = 9V です . IC 全体が流すことができる最大の出力ソース電流 I_{max} は,

$$I_{max} = \frac{P_D}{V^+} = \frac{700 \times 10^{-3}}{9} \cong 77.8 \text{mA}$$

となります.従って,出力電流16は16 77mAの範囲に収 まらなくてはいけません.ここで,負荷電流 I_{REG1} 3mA であれば仕様を満足するので,十分な余裕を見て I_{LMT} = 15mAとなるように過電流保護が働くように設定します. この値は I_{max} に対しても十分な余裕があります.また,

$$V_{ON} = I_8 R_S$$
$$I_8 = \frac{I_6}{75}$$

より, $I_6 = I_{LMT}$ とすると, 次式となります.




図12 過電流保護回路のシミュレーション結果

 $V^+ = 7.5 \text{V}$, $R_S = 5 \text{k}$ 時のシミュレーション結果で , 過電流 保護回路ありの場合はM6の V_{SG6} が一定に保たれ,負荷電流 IREG1が制限されている.




図13 電圧レギュレータ(VB1)の回路

PWM01で使用する負荷電流能力1mAで,出力 電圧精度が4V ± 2%の電圧レギュレータ回路.

$$R_S = \frac{75V_{ON}}{I_{LMT}} = \frac{75 \times 1}{15 \times 10^{-3}} = 5 \,\mathrm{k}$$

ここで, V^+ = 7.5V, R_S = 5k としたときのシミュレー ション結果を図12に示します.過電流保護回路がない場合 はP点の電位 V_P が0V付近まで下がり,M6のソース-ゲー ト間電圧が V_{SG6} V +となることで, M6の電流能力に依存 して最大電流 I_{LMT} が決まっている結果となっています.そ れに対して,過電流保護回路がある場合には,M6の V_{SG6} が一定に保たれ,負荷電流 I_{REGI} が制限されています.

全体回路

電圧レギュレータ(VB1)の回路を図13に示します.

参考・引用*文献

- (1) 谷口研二; CMOSアナログ回路入門, CQ 出版社, 2005年.
- (2) Behzad Razavi(著), 黒田忠広(監訳); アナログ CMOS 集積回 路の設計 基礎編/応用編,丸善,2003年.
- (3) 吉澤浩和; CMOS OP アンプ回路 実務設計の基礎, CQ 出版社, 2007年.

よしだ・はるひこ 新日本無線(株)

<筆者プロフィール> —

吉田晴彦. 1985年に新日本無線に入社. プロセス開発や電源IC 設計などに従事、現在ミックスト・シグナルIC設計部門に所属